本书聚焦人工智能处理器硬件设计的算力瓶颈问题，介绍了神经网络处理内核电路与系统的设计目标、优化技术、评价方式，以及应用领域。全书共9章，以人工智能硬件芯片组织架构的核心处理单位“卷积神经网络”在系统架构层面的算力性能提升为目标，在回顾了CPU、GPU和NPU等深度学习硬件处理器的基础上，重点介绍主流的人工智能处理器的各种架构优化技术，包括并行计算、流图理论、加速器设计、混合内存与存内计算、稀疏网络管理，以及三维封装处理技术，以业界公认的测试集与方法为依据，展现不同架构设计的处理器在功耗、性能及成本指标等方面不同程度的提升，深入探讨优化整体硬件的各种方法。